

## PATENT ABSTRACTS OF JAPAN

(11)Publication number : 09-212335

(43)Date of publication of application : 15.08.1997

(51)Int.Cl.

G06F 5/06  
B41J 29/38

(21)Application number : 08-016726

(71)Applicant : CANON INC

(22)Date of filing : 01.02.1996


(72)Inventor : OKUTSU TOSHIHISA

## (54) ELECTRONIC EQUIPMENT AND ITS CONTROLLING METHOD

## (57)Abstract:

PROBLEM TO BE SOLVED: To shorten the time required for continuously stopping data transfer, to reduce the frequency of time-out of an external equipment and to efficiently execute data transfer processing.

SOLUTION: A timing table 106 stores a high speed receiving timing set 1 and a low speed receiving timing set 2. When the number of idle blocks in a receiving buffer 103 is large, a timing table painter 107 specifies the timing set 1, and when the number is small, specifies the timing set 2. An interface controller 101 receives data from a host computer by the use of the timing set specified by the pointer 107 out of both the timing sets 1, 2. Thereby the buffer 103 can be prevented from being filled with data for a long time and the time-out of the host computer can be reduced.



(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平9-212335

(43) 公開日 平成9年(1997)8月15日

(51) Int.Cl. <sup>8</sup>	識別記号	庁内整理番号	FI	技術表示箇所
G 0 6 F 5/06	3 1 1		G 0 6 F 5/06	3 1 1
B 4 1 J 29/38			B 4 1 J 29/38	Z

審査請求 未請求 請求項の数15 OL (全 15 頁)

(21) 出願番号 特願平3-16726

(22) 出願日 平成8年(1996)2月1日

(71) 出願人 000001007

キヤノン株式会社

東京都大田区下丸子3丁目30番2号

(72) 発明者 奥津 俊久

東京都大田区下丸子3丁目30番2号 キヤ  
ノン株式会社内


(74) 代理人 弁理士 大塚 康徳 (外1名)

(54) 【発明の名称】 電子機器及びその制御方法

(57) 【要約】

【課題】データ転送を連続して停止する時間を短縮し、外部機器のタイムアウトの頻度を軽減し、データの転送処理を効率化する。

【解決手段】タイミング・テーブル106は、高速受信用のタイミングセット1と低速受信用のタイミングセット2とを保持している。タイミング・テーブル・ポイント107は、受信バッファ103の空きブロック数が多い場合はタイミングセット1を指定し、少ない場合はタイミングセット2を指定する。インターフェース・コントローラ101は、タイミング・テーブル106に保持されたタイミングセット1または2のうちタイミング・テーブル・ポイント107によって指定されたタイミングセットを用いてホストコンピュータよりデータを受信する。したがって、受信バッファ103が長時間満杯になることを防止し、ホストコンピュータのタイムアウトを低減することができる。



(2)

特開平9-212335

1

2

## 【特許請求の範囲】

【請求項1】 外部機器よりデータを取得し該データに基づいて処理を行う電子機器であって、前記外部機器よりデータを受信する受信手段と、受信したデータを一時的に保持する受信バッファと、前記受信バッファの空き容量に応じて前記外部機器からのデータの転送頻度を調整すべく、前記外部機器によるデータの転送を許可するタイミングを調整する調整手段と、

を備えることを特徴とする電子機器。

【請求項2】 前記調整手段は、前記受信バッファの空き容量が少ない場合に前記外部機器からのデータの転送頻度を低くするように前記タイミングを調整することを特徴とする請求項1に記載の電子機器。

【請求項3】 前記受信バッファは、通常受信領域と予備受信領域とを有し、前記調整手段は、前記通常受信領域に空き領域が存在する場合には、前記外部機器からのデータの転送頻度を高くするように前記タイミングを調整し、前記通常受信領域に空き領域が存在せず、前記予備受信領域を使用する場合には、前記外部機器からのデータの転送頻度を低くするように前記タイミングを調整することを特徴とする請求項1に記載の電子機器。

【請求項4】 前記調整手段は、前記タイミングを規定する少なくとも2組のタイミング情報を有し、該少なくとも2組のタイミング情報のいずれかを選択して前記外部機器によるデータの転送を許可するタイミングを取得することを特徴とする請求項1乃至請求項3のいずれか1項に記載の電子機器。

【請求項5】 前記タイミング情報は書換え可能であることを特徴とする請求項4に記載の電子機器。

【請求項6】 前記タイミング情報は前記外部機器より書換え可能であることを特徴とする請求項5に記載の電子機器。

【請求項7】 前記受信手段は、前記外部機器より印刷データを含むデータを受信し、前記印刷データを解析する解析手段と、前記印刷データの解析結果に基づいて画像を形成する画像形成手段と、をさらに備えることを特徴とする請求項1乃至請求項6のいずれか1項に記載の電子機器。

【請求項8】 外部機器よりデータを取得し該データに基づいて処理を行う電子機器の制御方法であって、前記外部機器よりデータを受信する受信工程と、受信したデータを受信バッファに転送する転送工程と、前記受信バッファの空き容量に応じて前記外部機器からのデータの転送頻度を調整すべく、前記外部機器によるデータの転送を許可するタイミングを調整する調整工程と、を備えることを特徴とする電子機器の制御方法。

【請求項9】 前記調整工程は、前記受信バッファの空

き容量が少ない場合に前記外部機器からのデータの転送頻度を低くするように前記タイミングを調整することを特徴とする請求項8に記載の電子機器の制御方法。

【請求項10】 前記受信バッファは、通常受信領域と予備受信領域とを有し、前記調整工程は、前記通常受信領域に空き領域が存在する場合には、前記外部機器からのデータの転送頻度を高くするように前記タイミングを調整し、前記通常受信領域に空き領域が存在せず、前記予備受信領域を使用する場合には、前記外部機器からのデータの転送頻度を低くするように前記タイミングを調整することを特徴とする請求項8に記載の電子機器の制御方法。

【請求項11】 前記調整工程は、前記タイミングを規定する少なくとも2組のタイミング情報のいずれかを選択して前記外部機器によるデータの転送を許可するタイミングを取得することを特徴とする請求項8乃至請求項10のいずれか1項に記載の電子機器の制御方法。

【請求項12】 前記タイミング情報を書換える書換え工程をさらに備えることを特徴とする請求項11に記載の電子機器の制御方法。

【請求項13】 前記書換え工程は、前記外部機器からのコマンドに基づいて前記タイミング情報を書換えることを特徴とする請求項12に記載の電子機器の制御方法。

【請求項14】 前記受信工程は、前記外部機器より印刷データを含むデータを受信し、前記印刷データを解析する解析工程と、前記印刷データの解析結果に基づいて画像を形成する画像形成工程と、をさらに備えることを特徴とする請求項8乃至請求項13のいずれか1項に記載の電子機器の制御方法。

【請求項15】 外部機器よりデータを取得し該データに基づいて処理を行う電子機器を制御するプログラムを収めたコンピュータ可読メモリであって、前記外部機器よりデータを受信する受信工程のコードと、受信したデータを受信バッファに転送する転送工程のコードと、前記受信バッファの空き容量に応じて前記外部機器からのデータの転送頻度を調整すべく、前記外部機器によるデータの転送を許可するタイミングを調整する調整工程のコードと、を備えることを特徴とするコンピュータ可読メモリ。

## 【発明の詳細な説明】

【0001】

【発明の属する技術分野】本発明は、電子機器及びその制御方法に係り、特に外部機器よりデータを取得し該データに基づいて処理を行う電子機器及びその制御方法に関する。

【0002】

(3)

特開平9-212335

3

【従来の技術】プリンタとホストコンピュータを接続し、印刷データを転送するインターフェースの1つとして、セントロニクス・インターフェースがある。従来は、セントロニクス・インターフェースを用いたシステムにおいては、印刷データの処理能力がセントロニクス・インターフェースによるデータ転送能力よりも優れていたため、従来よりデータ転送速度の向上が望まれていた。近年、この要望に対して、ホストコンピュータ側、プリンタ側のインターフェースに関する処理をハードウェア化したり、装置内部のデータ転送にDMA (Direct Memory Access) を採用することなどにより、ホストコンピュータとプリンタ間で高速にデータ転送を行うことが可能になった。

【0003】

【発明が解決しようとする課題】しかしながら、ホストコンピュータよりプリンタに転送するデータは、従来はテキストデータが主体であり、転送データの規模が比較的小さかったが、現在においては、ビットマップ画像等を含むグラフィックデータを主体とする場合が多くなり、転送データが大規模化する傾向にある。

【0004】したがって、データ転送速度は高速化されたものの、転送データも大規模化したため、プリンタの受信バッファが満杯になる時間が長くなった。DMAコントローラは、インターフェースにおいて受信したデータをブロック単位で受信バッファに転送するため、受信バッファに1ブロック以上の空き領域が生じるまで、ホストコンピュータからのデータの受信を停止する必要がある。ところが、複雑な印刷データは、コマンド解析時間を長大にし、それに伴い受信バッファに空き領域を確保するまでの時間も長大になる。

【0005】これに対し、ホストコンピュータの中には、所定の時間を超過してデータの送信を停止されると、プリンタは正常に動作しているにも拘わらず、ハングアップしたものと看做して処理を中止するものがある。

【0006】上記の問題は、プリンタとホストコンピュータとの間のデータ転送に限られるものではなく、所定の時間を経過しても応答がない場合に異常が発生したとみなして処理を中止する外部機器に接続して用いる電子機器一般に共通する問題であり、そのインターフェース手段もセントロニクス・インターフェースに限られるものではない。

【0007】本発明は、上記問題点に鑑みてなされたものであり、データ転送を連続して停止する時間を短縮し、外部機器が所定の時間を経過しても応答がない場合に異常が発生したとみなして処理を中止する頻度を軽減し、データの転送処理を効率化することを目的とする。

【0008】

【課題を解決するための手段】上記課題を解決するため、本発明に係る電子機器は、外部機器よりデータを取

4

得し該データに基づいて処理を行う電子機器であって、前記外部機器よりデータを受信する受信手段と、受信したデータを一時的に保持する受信バッファと、前記受信バッファの空き容量に応じて前記外部機器からのデータの転送頻度を調整すべく、前記外部機器によるデータの転送を許可するタイミングを調整する調整手段とを備えることを特徴とする。

【0009】本発明の好適な実施の態様に拠れば、例えば、前記調整手段は、前記受信バッファの空き容量が少ない場合に前記外部機器からのデータの転送頻度を低くするように前記タイミングを調整する。

【0010】また、例えば、前記受信バッファは、通常受信領域と予備受信領域とを有し、前記調整手段は、前記通常受信領域に空き領域が存在する場合には、前記外部機器からのデータの転送頻度を高くするように前記タイミングを調整し、前記通常受信領域に空き領域が存在せず、前記予備受信領域を使用する場合には、前記外部機器からのデータの転送頻度を低くするように前記タイミングを調整する。

【0011】また、例えば、前記調整手段は、前記タイミングを規定する少なくとも2組のタイミング情報を有し、該少なくとも2組のタイミング情報のいずれかを選択して前記外部機器によるデータの転送を許可するタイミングを取得する。

【0012】また、例えば、前記タイミング情報は書換え可能である。

【0013】また、例えば、前記タイミング情報は前記外部機器より書換え可能である。

【0014】また、例えば、前記受信手段は、前記外部機器より印刷データを含むデータを受信し、前記印刷データを解析する解析手段と、前記印刷データの解析結果に基づいて画像を形成する画像形成手段とをさらに備える。

【0015】また、本発明に係る電子機器の制御方法は、外部機器よりデータを取得し該データに基づいて処理を行う電子機器の制御方法であって、前記外部機器よりデータを受信する受信工程と、受信したデータを受信バッファに転送する転送工程と、前記受信バッファの空き容量に応じて前記外部機器からのデータの転送頻度を調整すべく、前記外部機器によるデータの転送を許可するタイミングを調整する調整工程とを備えることを特徴とする。

【0016】本発明の好適な実施の態様に拠れば、例えば、前記調整工程は、前記受信バッファの空き容量が少ない場合に前記外部機器からのデータの転送頻度を低くするように前記タイミングを調整する。

【0017】また、例えば、前記受信バッファは、通常受信領域と予備受信領域とを有し、前記調整工程は、前記通常受信領域に空き領域が存在する場合には、前記外部機器からのデータの転送頻度を高くするように前記タ

(4)

特開平9-212335

5

タイミングを調整し、前記通常受信領域に空き領域が存在せず、前記予備受信領域を使用する場合には、前記外部機器からのデータの転送頻度を低くするように前記タイミングを調整する。

【0018】また、例えば、前記調整工程は、前記タイミングを規定する少なくとも2組のタイミング情報のいずれかを選択して前記外部機器によるデータの転送を許可するタイミングを取得する。

【0019】また、例えば、前記タイミング情報を交換える書換え工程をさらに備える。

【0020】また、例えば、前記書換え工程は、前記外部機器からのコマンドに基づいて前記タイミング情報を交換える。

【0021】また、例えば、前記受信工程は、前記外部機器より印刷データを含むデータを受信し、前記印刷データを解析する解析工程と、前記印刷データの解析結果に基づいて画像を形成する画像形成工程とをさらに備える。

【0022】また、本発明に係るコンピュータ可読メモリは、外部機器よりデータを取得し該データに基づいて処理を行う電子機器を制御するプログラムを収めたコンピュータ可読メモリであって、前記外部機器よりデータを受信する受信工程のコードと、受信したデータを受信バッファに転送する転送工程のコードと、前記受信バッファの空き容量に応じて前記外部機器からのデータの転送頻度を調整すべく、前記外部機器によるデータの転送を許可するタイミングを調整する調整工程のコードとを備える。

【0023】

【発明の実施の形態】以下、図面を参照しながら本発明の好適な実施の形態の一例を説明する。

【0024】図1は、本実施の形態に係る画像形成装置の構成例を示すブロック図である。100は画像形成装置本体であり、セントロニクス・インターフェース・ケーブル120を介してホストコンピュータ（不図示）と接続されている。

【0025】画像形成装置100内の各ブロックは、内部バス112によって制御部110に接続されている。制御部110は、制御プログラムの格納領域やワーク領域等を有するメモリ110a及びその制御プログラムを読み込んで各ブロックを制御するCPU110bを有する。なお、制御プログラムの詳細は後述する。

【0026】101は、セントロニクス・インターフェース・ケーブル120を通じてホストコンピュータとの間で信号をやり取りするセントロニクス・インターフェース・コントローラである。102は、セントロニクス・インターフェース・コントローラ101から受信バッファ103へ受信データをDMA転送するDMAコントローラである。103は、転送された受信データを保持する受信バッファである。104は、受信バッファ10

6

3を管理する管理情報を保持する受信バッファ管理レジスタ群である。105は、ユーザの指示を入力したり、画像形成装置100の状態を表示したりする操作パネルである。

【0027】106は、セントロニクス・インターフェース・コントローラ101のインターフェース信号に関する制御タイミング情報を格納したタイミング・テーブルである。107は、タイミングテーブル106内の複数のタイミング情報のいずれかを受信バッファ103の状態に応じて指定するタイミング・テーブル・ポインタである。108は、ホストコンピュータより受信した印刷データやコマンドを解析するコマンド解析部である。109は、印刷データをビットマップ画像に展開する展開メモリである。111は、記録紙等に永久可視画像形成するプリンタエンジンである。

【0028】図2は、受信バッファ管理レジスタ群の構成例を模式的に示す図である。受信バッファ管理レジスタ群104は、6つのレジスタを有する。

【0029】空きブロック数レジスタ(FREEBLK)201は、受信バッファ103の空きブロック数を保持するレジスタである。カレント受信ブロックレジスタ(RCURBLK)202は、受信ポインタが指示するブロック番号を保持するレジスタである。カレント解析ブロックレジスタ(ACURBLK)203は、解析ポインタが指示するブロック番号を保持するレジスタである。以上の3つのレジスタ201~203は、初期化処理において適切な値に設定される。

【0030】総ブロック数レジスタ(TOTALBLK)204は、受信バッファ103の総ブロック数を保持するレジスタである。予備ブロック数レジスタ(SUBBLK)205は、受信バッファ103の予備ブロック数を保持するレジスタである。ブロックサイズレジスタ(BLKSIZE)206は、1ブロックのサイズを保持するレジスタである(受信バッファ103は、複数のブロックを有する)。以上3つのレジスタ204~206は、予め初期値が設定され、操作パネル105またはホストコンピュータを介して設定を変更可能な構成とする。

【0031】図3は、ホストコンピュータと画像形成装置の間をセントロニクス・インターフェースを用いてデータ転送する一般的なタイミングを示す図である。なお、同図は1バイトのデータ転送を示している。DATA信号は、ホストコンピュータが画像形成装置に転送するデータであり、8ビットのバスで構成される。nSTROBE信号は、ホストコンピュータが出力する信号であり、信号レベルがLo("0")の時に画像形成装置100に対してデータを出力したことを示す。画像形成装置100は、nSTROBE信号の立ち下がりでDATA信号上のデータを受信データとして取り込む。BUSY信号は、画像形成装置が出力する信号であり、信号

(5)

特開平9-212335

7

レベルがHi ("1") の時は、次のデータを受け付けることができないことを示す。nACK信号は、画像形成装置100が出力する信号であり、信号レベルがLoの時に、データを受信したことを示す。

【0032】時刻t1で、ホストコンピュータは、画像形成装置100に転送すべきデータをDATA信号上に出力する。次いで、時刻t2で、ホストコンピュータは、nSTROBE信号の信号レベルをHiからLoにする。このタイミングで、画像形成装置100は、DATA信号上のデータを取り込む。また、画像形成装置100は、時刻t2で、セントロニクス・インターフェース・コントローラのシーケンサを起動し、BUSY信号及びnACK信号の制御を開始する。

【0033】時刻t3で、画像形成装置100は、BUSY信号の出力レベルをLoからHiにする。そして、時刻t4で、ホストコンピュータは、nSTROBE信号の信号レベルをLoからHiにする。時刻t5で、画像形成装置100は、nACK信号の信号レベルをHiからLoにし、データを受信したことをホストコンピュータに通知する。ここで、時刻t2～t5の時間をACKFとする。時刻t6で、画像形成装置100は、nACK信号の信号レベルをLoからHiにする。ここで、時刻t2～t6の時間をACKRとする。時刻t7で、画像形成装置100は、BUSY信号の信号レベルをHiからLoにする。ここで、時刻t2～t7の時間をBUSYFとする。以上の動作により、8ビット(1バイト)のデータ転送を終了する。BUSY信号及びnACK信号は、セントロニクス・インターフェース・コントローラ101によって制御される。なお、nACK信号をHi→Lo→HiにすることをnACKパルスの出力と呼ぶことにする。

【0034】制御部110がDMAコントローラ102を起動し、受信データを受信バッファ103に転送することにより、セントロニクス・インターフェース・コントローラ101は、タイミングテーブル106内のタイミング情報に基づいてnACKパルスを出力し、BUSY信号をLoにする。これにより、セントロニクス・インターフェース・コントローラ101は、受信可能状態であることをホストコンピュータに通知する。

【0035】セントロニクス・インターフェース・コントローラ101に関するタイミング情報(ACKF, ACKR, BUSYF)は、例えば、操作パネル105を介して制御部110によって様々な値に設定することが可能である。したがって、画像形成装置100は、1バイトのデータの転送速度を自由に設定することが可能である。

【0036】図4は、タイミング・テーブルの構成例を模式的に示す図である。図示の例は、2組のタイミング情報を備えるものである。

【0037】{BUSYF1, ACKF1, ACKR 50

8

1}のタイミング情報(タイミングセット1)は、タイミング・テーブル・ポインタ107が示す値が1の時に選択される。また、{BUSYF2, ACKF2, ACKR2}のタイミング情報(タイミングセット2)は、タイミングテーブルポインタ107が示す値が2の時に選択される。本実施の形態においては、データ転送速度は、タイミングセット1が高速であり、タイミングセット2が低速であり、これらのタイミング情報は、予め設定されているものとする。

【0038】図5は、受信バッファ103の構成例を模式的に示す図である。図示の例は、"TOTALBLK=n"とした場合に、受信バッファ103がn個のブロックから構成されることを模式的に示している。この受信バッファ103は、リングバッファ構成とした一例を示しており、ブロック1から順にブロックnまで受信/解析ポインタが移動し、ブロックnの次はブロック1に該ポインタが移動する。

【0039】本実施の形態においては、受信データは、DMAコントローラ102によりセントロニクス・インターフェース・コントローラ101から受信バッファ103にブロック単位でDMA転送される。

【0040】各ブロックは、DMAコントローラ102による1ブロックの転送量(例えば、8bit×2048ワード(2048byte))のメモリ領域で構成される。なお、1ブロックの容量は、DMAコントローラ102の設定或いは構成により、任意に定めることができ、上記の例に限定されるものではない。

【0041】受信ポインタは、DMAコントローラ102によって管理される。すなわち、DMAコントローラ102は、DMA転送の対象となるアドレス情報を保持しており、これに基づいて該当するアドレスを出力する。なお、DMAコントローラ102の初期化は、制御部110によって行うことができる。

【0042】解析ポインタは、コマンド解析部108が指示するアドレスであり、解析すべき受信データが保持されたアドレスが指示される。図示の例は、"受信ポインタ=0"、"解析ポインタ=0"の状態、すなわち、初期化直後或いは受信バッファが空の状態を示す。また、いずれのポインタもその値が"0"の時に、受信バッファの先頭、すなわちブロック1の先頭のアドレスを指示する。

【0043】図6は、一般的な構成の受信バッファ内に受信データが存在する状態を模式的に示す図である。図示の例においては、受信ポインタがブロック3の先頭(BLKSIZE×2)を、解析ポインタがブロック3内のアドレス(BLKSIZE×2+a, 0<a<BLKSIZE)を指示している。この場合、コマンド解析部108が未解析の受信データは、解析ポインタが指示するアドレスから受信バッファの終端までと、受信バッファの先頭から受信ポインタまでの領域に存在する。

(6)

特開平9-212335

9

10

【0044】この状態で、DMAコントローラ102が次に受信データを転送する先はブロック3である。ところが、解析ポインタは、ブロック3内のアドレスを指示しているため、解析ポインタがブロック4の先頭アドレスを指示するまで、セントロニクス・インターフェース・コントローラ101は、ホストコンピュータに対してデータの受信を停止する旨の指示を出す（nBUSY=Hi）。この時、空ブロックはなく、空ブロック数レジスタ（FREEBLK）の値は“0”となっている。

【0045】データの受信を停止した状態が一定時間を越え、ホストコンピュータは、画像形成装置からの応答がないものと判断し、タイムアウト処理を行う場合がある。タイムアウト処理では、ホストコンピュータは、画像形成装置に対するデータ転送処理を中止するため、データ転送処理を続行する場合には、オペレータは、ホストコンピュータにデータ転送を再開するよう指示する必要がある。画像の形成処理が非効率的になるという問題がある。しかし、受信データの解析に長時間を要する場合には、受信バッファが未解析の受信データで満たされた状態が長時間に及ぶことになり、ホストコンピュータによるタイムアウト処理の頻度も高くなる。

【0046】図7は、受信バッファが満たされ、画像形成装置がホストコンピュータにデータの受信停止を通知する様子を模式的に示す図である。空きブロックが1つの状態で、DMAコントローラ102が1ブロック分の受信データを転送（時刻t11）すると、空きブロックが存在しなくなり、セントロニクス・インターフェース・コントローラ101は、BUSY信号の信号レベルをHiの状態に保持し、ホストコンピュータからのデータの送信を停止させる。そして、受信データの解析・処理を行ない、1ブロックの空きが確保されたら、BUSY信号をLoにし、nACKパルス出力を行ない、ホストコンピュータにデータ受信が可能である旨を知らせる（時刻t12）。これを受けて、ホストコンピュータは、データの転送を開始する（時刻t13）。時刻t11～t12間の時間が一定の時間（タイムアウト時間）を越え、ホストコンピュータは、タイムアウト処理によりデータ転送を中止する。

【0047】したがって、タイミングテーブル101内のタイミング情報は、ホストコンピュータがタイムアウト処理を行う前に、すなわちタイムアウト時間内にホストコンピュータに対してデータの転送を許可するようなタイミングを規定するものである必要がある。なお、タイミング情報は、予め初期値が設定されているものとする。また、この設定は、操作パネル105により変更可能な構成とすることが望ましい。接続するホストコンピュータの仕様に適応可能にするためである。

【0048】図8は、セントロニクス・インターフェースのデータ転送速度の切替処理を模式的に示す図である。セントロニクス・インターフェース・コントローラ

101に関するタイミング情報（タイミングセット1または2）は、DMAコントローラ102による1ブロックの転送が終了する都度受信バッファ103の状態に応じて変更する。

【0049】同図においては、時刻t21までは、タイミングセット1（タイミングテーブルポインタ=1）に基づいて高速で転送が行われている。その後、制御部110は、受信バッファ103の通常受信領域（後述）の空きブロックの有無を判断し、空きブロックが存在しなかったら、タイミング・テーブル・ポインタ107の値を“2”（すなわち、低速）に設定する。設定を完了したら、BUSY信号をLoにし、nACKパルス出力を行ない、ホストコンピュータにデータの受信が可能である旨を知らせる（時刻t22）。これに対し、ホストコンピュータは、次のデータの転送を開始する（時刻t23）。以降、セントロニクス・インターフェース・コントローラ102は、受信バッファ103の通常受信領域に空きブロックができるまで、タイミングセット2に基づいて動作することになり、低速でデータが転送される。ここで、データの転送速度が高速であるとは、データの転送頻度が高いことを意味し、一方、データの転送速度が低速であるとは、データの転送頻度が低いことを意味する。

【0050】図9は、本実施の形態における受信バッファの構成例を模式的に示す図である。受信バッファ103は、全体でn個のブロック（TOTALBLK=n）を有し、このn個のブロックは、（n-m）個のブロックを有する通常受信領域901と、m個のブロックを有する予備受信領域902に区分されている。

【0051】セントロニクス・インターフェース・コントローラ101は、通常受信領域901に空きブロックが存在する場合には、タイミングセット1（高速）に基づいてデータを受信する。この時、DMAコントローラ102は、受信データを通常受信領域901に転送する。また、通常受信領域901に空きブロックが存在しない場合には、セントロニクス・インターフェース・コントローラ101は、タイミングセット2（低速）に基づいてデータを受信する。この時、DMAコントローラ102は、受信データを予備受信領域902に転送する。

【0052】換言すると、通常受信領域901が受信データで満たされると、すなわち受信バッファ103の空き領域が少なくなると、セントロニクス・インターフェース・コントローラ101は、受信速度を低速に切り替えて受信し、DMAコントローラ102は、予備受信領域902に受信データを転送する。このように、受信バッファ103の空き領域が少なくなった場合に、データの転送速度を低速にし、データの受信量を調整することにより、データの転送を完全に停止することとを避け、ホストコンピュータのタイムアウト処理を防止することが

(7)

特開平9-212335

11

できる。なお、予備受信領域902が不足しない限り、すなわち、タイミングセット2に従ってデータを受信できる限り、解析に長時間を要するデータを受信する場合においてもホストコンピュータのタイムアウト処理は発生しない。

【0053】図10は、画像形成装置におけるデータ解析量の時間変化の一例を模式的に示す図である。データ解析量は、単位時間に画像形成装置が解析したデータ量である。図示の例は、以下の条件によるものである。

【0054】1ブロックサイズ: 2Kbyte

総ブロック数 (TOTALBLK): 4block

予備ブロック数 (SUBBLK): 2block

図11は、従来例におけるデータ転送量の時間変化

(a)と、空きブロック数の時間変化(b)を示す図である。また、図12は、本実施の形態におけるデータ転送量の時間変化(a)と、空きブロック数の時間変化

(b)を示す図である。ここで、データ転送量は、単位時間に画像形成装置100が受信したデータ量である。これらは、図10に示すデータ解析量の下でのデータ転送量と空きブロック数とを示している。

【0055】図11(a)に示す如く、従来は、受信バッファが満たされるまで高速に受信を行うため、受信バッファが一杯になった時点でデータ転送が停止し、受信バッファに空きブロックが生じるまでの期間 $T_{wa}$ においては、データの転送がなされない。したがって、この期間 $T_{wa}$ がホストコンピュータのタイムアウト時間を超過すると、ホストコンピュータは、タイムアウト処理によりデータ転送を中止する。

【0056】一方、図12(a)に示す如く、本実施の形態においては、通常受信領域901が満たされるまでは高速に受信を行ない、その後は、受信速度を低速に切り替えて、予備受信領域902を用いて受信を行う。なお、図示の例は、予備受信領域902を用いる場合には、通常受信領域901を用いる場合のデータ受信速度の1/4の速度で受信を行ったものである。

【0057】この場合、予備受信領域902が一杯にならず、画像形成装置100は、受信停止状態にならないため、ホストコンピュータは、タイムアウトすることなくデータを転送することができる。

【0058】図13は、制御部110のメモリ110aに格納された制御プログラムによる処理の流れを示す図である。制御部110のCPU110bは、メモリ110aに格納された不図示のオペレーティング・システム(OS)に基づいて制御プログラムに係る複数のタスクを管理することにより、データ受信、データ解析、展開メモリ109に対する画像描画、プリンタエンジン111による印刷処理等を制御する。したがって、以下に示すデータ受信タスク、コマンド解析タスク、その他のタスクはOSの管理の下、時分割により各タスクが独立して並列処理されるものとする。

12

【0059】ステップS1301では、受信ポイント及び解析ポイントを"0"に初期化する。"0"は、受信バッファ103の先頭のアドレスを示す。ステップS1302では、受信ポイントが指示するカレント受信ブロック(RCURBLK)を"1"に、解析ポイントが指示するカレント解析ブロック(ACURBLK)を"1"に各々設定する。"RCURBLK=1"及び"ACURBLK=1"は、受信ポイントと解析ポイントが共に受信バッファ103の先頭ブロックを指示することを意味する。

【0060】ステップS1303では、受信バッファ管理レジスタ群14の総ブロック数レジスタ(TOTALBLK)204の値を空きブロック数レジスタ(FREEBLK)201に設定する。なお、その他のレジスタである、総ブロック数レジスタ(TOTALBLK)204、予備ブロックレジスタ(SUBBLK)205、ブロックサイズレジスタ(BLKSIZE)206は、立上時等に予め設定され、操作パネル15等により変更可能に構成されている。

【0061】ステップS1304では、タイミング・テーブル・ポイント107の値として"1"を設定する。"タイミング・テーブル・ポイント=1"は、タイミングテーブル106内の先頭のタイミング情報(タイミングセット1)を指定し、本実施の形態においては、高速のタイミングセット1が指定される。

【0062】ステップS1305では、タイミング・テーブル・ポイント107が指定するタイミング・テーブル16のタイミング情報をセントロニクス・インターフェース・コントローラ101に設定する。この時、"タイミング・テーブル・ポイント=1"であるので、(BUSYF1, ACKF1, ACKR1)なるタイミング情報、すなわちタイミングセット1が設定される。

【0063】ステップS1306では、データ受信タスクを起動する。なお、データ受信タスクの詳細は後述する。ステップS1307では、コマンド解析タスクを起動する。なお、コマンド解析タスクの詳細は後述する。ステップS1308では、その他のタスク(例えば、展開メモリ109への画像描画タスク、プリンタエンジン111の制御タスク、操作パネル105の制御タスク、その他)を起動する。

【0064】図14は、ステップS1306において起動されるデータ受信タスクにおける処理例を示すフローチャートである。データ受信タスクは、1)通常受信領域901に空きブロックが存在する場合には、タイミング・テーブル・ポイントを"1"にし、受信速度を高速にしてデータ受信を行ない、2)通常受信領域901に空きブロックが存在しない場合であって、予備受信領域902に空きブロックが存在する場合には、タイミング・テーブル・ポイントを"2"にし、受信速度を低速にしてデータ受信を行ない、3)通常受信領域901及び



(8)

特開平9-212335

13

予備受信領域902の双方に空きブロックが存在しない場合には、データ受信を停止するように動作する。

【0065】まず、ステップS1401では、タイミング・テーブル・ポインタ107が指定するタイミング・テーブル106内のタイミング情報（タイミングセット1または2）をセントロニクス・インターフェース・コントローラ101に設定する。ステップS1402では、空きブロック数レジスタ（FREEBLK）の値を1減じ、ステップS1402では、1ブロック分のデータを受信する1ブロック受信処理（詳細は後述）を実行する。

【0066】ステップS1404では、空きブロック数レジスタ（FREEBLK）の値を読み込み、ステップS1405において、FREEBLKの値が予備ブロック数レジスタ（SUBBLK）の値より大きいかなかを判定する。判定の結果、FREEBLKの値がSUBBLKの値よりも大きい場合は、通常受信領域901に空きブロックが存在するため、ステップS1406に進み、タイミング・テーブル・ポインタ107の値を”1”（高速のタイミングセット1を指定）にしてステップS1401に戻る。

【0067】一方、FREEBLKの値がSUBBLKの値より大きくない場合は、通常受信領域901に空きブロックが存在しないため、ステップS1407に進み、タイミング・テーブル・ポインタ107の値を”2”にする（低速のタイミングセット2を指定）

次いで、ステップS1408では、FREEBLKの値を読み込み、ステップS1409において、FREEBLKが0よりも大きいかなかを、すなわち、空きブロックが存在するかなかを判定し、空きブロックが存在する場合には、ステップS1401に戻り、存在しない場合には、ステップS1408及びS1409の処理を繰り返す。

【0068】図15は、ステップS1403の1ブロック受信処理の一例を示すフローチャートである。この処理は、前述のように、ホストコンピュータより1ブロック分のデータを受信し、受信バッファ103に格納する処理である。また、この処理は、制御部110がセントロニクス・インターフェース・コントローラ101及びDMAコントローラ102を制御することにより実行する。

【0069】まず、ステップS1501では、セントロニクス・インターフェース・コントローラ101を介してホストコンピュータに受信可能状態であることを通知する。受信可能状態の通知は、例えば、図7に示す時刻t12における場合のように、BUSY信号をL0にしてnACK信号パルスを出力することにより行う。

【0070】次いで、ステップS1502において、制御部110は、DMAコントローラ102を起動する。DMAコントローラ102を起動すると、データの受

14

信、受信バッファ103への受信データの転送は、セントロニクス・インターフェース・コントローラ101とDMAコントローラ102によって制御されるが、便宜上それらの処理も同一のフローチャートにおいて示している。

【0071】ステップS1503では、セントロニクス・インターフェース・コントローラ101は、1バイトのデータを受信する。この受信に関する処理は、セントロニクス・インターフェース・コントローラ101により制御され、セントロニクス・インターフェース・コントローラ101は、図3に示すタイミング図の如く動作する。

【0072】ステップS1504では、セントロニクス・インターフェース・コントローラ101において受信したデータを、DMAコントローラ12により受信ポインタが指示する受信バッファ13上のアドレスに転送する。ステップS1505では、DMAコントローラ102は、受信ポインタの値を1加算する。

【0073】ステップS1506では、受信ポインタの値がカレント受信ブロックのアドレス空間（RCURBLK×BLKSIZE）を超えたかなかを判定する。その結果、受信ポインタの値がカレント受信ブロックのアドレス空間を超えたと判定した場合、すなわち1ブロックの転送を終了した場合には、ステップS1507に進む。ここで、DMAコントローラ102は、1ブロック分の転送が終了したため、再度起動されるまで停止状態になる。

【0074】ステップS1507では、セントロニクス・インターフェース・コントローラ101は、ホストコンピュータに受信停止状態を通知する（例えば、図7の時刻t11のようにBUSY信号をH1にする）。ステップS1508では、カレント受信ブロックの値（RCURBLK）を1増加し、ステップS1509において、カレント受信ブロック（RCURBLK）の値と総ブロック数レジスタ（TOTALBLK）の値とを比較し、RCURBLKの方が大きい場合には、ステップS1510において、RCURBLKを”1”、受信ポインタを”0”とし、これにより受信バッファ103をリングバッファとして使用する。

【0075】図16は、ステップS1307において起動されるコマンド解析タスクにおける処理例を示すフローチャートである。この処理は、受信バッファ103に受信データが存在する場合に、それを読み込んで解析するものである。なお、一連の処理は、制御部110により制御されることは既述の通りである。

【0076】まず、ステップS1601では、受信ポインタの値をDMAコントローラ102より読み込み、ステップS1602では、解析ポインタの値を読み込む。そして、ステップS1603において、双方のポインタの値が等しいかなかを判定する。双方のポインタの値が一

10

20

30

40

50

(9)

特開平9-212335

15

致するときは、受信データが存在しないことを意味し、双方のポインタの値が一致しない時は、受信データが存在することを意味する。判定の結果、受信データが存在しない場合には、ステップS1601に戻り、ステップS1601及びS1602の処理を繰り返す。

【0077】一方、受信データが存在する場合には、ステップS1604において、解析ポインタが指示するデータを読み込み、ステップS1605において、その読み込んだデータをコマンド解析部108に引き渡し、コマンド解析部108によってコマンドを解析し、ステップS1606で解析ポインタを1加算する。

【0078】ステップS1607では、解析ポインタの値がカレント解析ブロックのアドレス空間（ACURBLK×BLKSIZE）を超えた否かを判定する。その結果、解析ポインタの値がカレント解析ブロックのアドレス空間を超えない場合、すなわち、解析ブロック内のデータの解析が完了していないと判定した場合には、ステップS1601に戻り、解析ポインタの値がカレント解析ブロックのアドレス空間のアドレスを超えた場合は、ステップS1608に進む。

【0079】ステップS1608では、空きブロック数レジスタ（FREEBLK）の値を1加算し、ステップS1609では、カレント解析ブロックレジスタ（ACURBLK）を1加算する。

【0080】ステップS1610では、カレント解析ブロックレジスタ（ACURBLK）の値が総ブロック数レジスタ（TOTALBLK）の値より大きいかなかを判定し、大きい場合には、ステップS1611において、ACURBLKを”1”、解析ポインタを”0”としてステップS1601に戻る。

【0081】以上説明したように、受信バッファの通常受信領域が満たされた場合、すなわち、受信バッファの空きブロックが少なくなったときに、データの転送速度を低速にし、データ転送を連続して停止する時間を短縮することにより、ホストコンピュータ等のデータの供給側の機器のタイムアウトを軽減し、もってデータの転送効率を向上することができる。

【0082】次に、タイミングテーブル106内のタイミング情報をホストコンピュータからのコマンドにより設定する方法の一例について説明する。

【0083】図17は、タイミング設定コマンドの一例を模式的に示す図である。タイミング設定コマンド1700は、このコマンドがタイミング設定コマンドであることを示すコマンド識別子1701、設定（変更）すべきタイミング情報を特定するタイミング・テーブル・ポインタ1702、タイミング情報（BUSY、ACKF、ACKR）1703～1705を含む。このタイミング設定コマンド1700は、ホストコンピュータより受信し、前述のコマンド解析処理（ステップS1605）により解析される。なお、このコマンドに相当する

16

指示は、操作パネル105から入力可能な構成であっても良い。

【0084】図18は、コマンド解析処理（ステップS1605）において解析されたコマンドがタイミング設定コマンドである場合に実行されるタイミング設定タスクの一例を示すフローチャートである。なお、このタイミング設定タスクの実体は、メモリ110aに格納されたプログラムコードである。

【0085】このタスクが起動されると、先ずステップS1801において、コマンド解析部108よりコマンドの解析結果（1702～1705）を取得する。そして、ステップS1802において、タイミングテーブル106内のタイミング情報のうち、タイミング・テーブル・ポインタ1702によって指定されたタイミング情報を取得した解析結果に基づいて設定する。

【0086】以上のように、タイミングテーブルの内容を変更可能な構成とすることにより、例えば、接続するホストコンピュータ等の外部機器の仕様に応じて、或いは取り扱うデータの規模、種類等に応じて最適なタイミング情報を設定することが可能になり、各機器の仕様に適合した効率的なデータ転送を実現することが可能になる。

【0087】なお、上記の実施の形態は、タイミング情報として高速用（タイミングセット1）と、低速用（タイミングセット2）の2種類を有する画像形成装置に関する例であるが、例えば、高速用、中速用、低速用等の3種類以上のタイミング情報を備えた場合にも本発明を適用することができる。この場合、受信バッファの空きブロックが十分な場合には、高速用のタイミング情報に基づいてデータ転送を制御し、以下、空きブロックが不足したら順次中速用、低速用のタイミング情報に基づいてデータ転送を制御すれば良い。

【0088】また、上記の実施の形態は、受信データをDMAコントローラにより受信バッファに格納する例であるが、本発明は、例えば、制御部（CPU）によりこの機能を代用する場合にも適用可能であることは言うまでもない。この場合、セントロニクス・インターフェース・コントローラより受信バッファに受信データを転送するタスクを設けて上記の実施の形態に準じて並列処理を行うことが望ましい。

【0089】また、上記の実施の形態は、ブロック単位で受信バッファを管理する例であるが、本発明は、かかるブロック構成の受信バッファ以外にも適用可能であることは言うまでもない。

【0090】また、上記の実施の形態は、本発明をセントロニクス・インターフェースを有する画像形成装置に適用した例であるが、本発明は、装置の形態や通信方式等を限定するものではなく、所定の時間を経過しても応答がない場合に異常が発生したとみなして処理を中止する外部機器に接続して用いる電子装置一般に広く適用可

(10)

特開平9-212335

17

能である。

【0091】なお、本発明は、複数の機器（例えば、ホストコンピュータ、インタフェイス機器、リーダー、プリンタなど）から構成されるシステムに適用しても、一つの機器からなる装置（例えば、複写機、ファクシミリ装置など）に適用してもよい。また、本発明の目的は、前述した実施形態の機能を実現するソフトウェアのプログラムコードを記録した記憶媒体を、システムあるいは装置に供給し、そのシステムあるいは装置のコンピュータ（またはCPUやMPU）が記憶媒体に格納されたプログラムコードを読出し実行することによっても、達成されることは言うまでもない。

【0092】この場合、記憶媒体から読出されたプログラムコード自体が本発明の新規な機能を実現することになり、そのプログラムコードを記憶した記憶媒体は本発明を構成することになる。

【0093】プログラムコードを供給するための記憶媒体としては、例えば、フロッピーディスク、ハードディスク、光ディスク、光磁気ディスク、CD-ROM、CD-R、磁気テープ、不揮発性のメモリカード、ROMなどを用いることができる。

【0094】また、コンピュータが読出したプログラムコードを実行することにより、前述した実施形態の機能が実現されるだけでなく、そのプログラムコードの指示に基づき、コンピュータ上で稼働しているOS（オペレーティングシステム）などが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。

【0095】さらに、記憶媒体から読出されたプログラムコードが、コンピュータに挿入された機能拡張ボードやコンピュータに接続された機能拡張ユニットに備わるメモリに送られた後、そのプログラムコードの指示に基づき、その機能拡張ボードや機能拡張ユニットに備わるCPUなどが実際の処理の一部または全部を行い、その処理によって前述した実施形態の機能が実現される場合も含まれることは言うまでもない。

【0096】

【発明の効果】以上説明したように、本発明に拠れば、受信バッファの空き領域が少なくなったときに、データの転送速度を低速にし、データ転送を連続して停止する時間を短縮することにより、ホストコンピュータ等の外部機器のタイムアウトを軽減し、もってデータの転送効率を向上することができるという効果がある。

【0097】

【図面の簡単な説明】

18

【図1】本実施の形態に係る画像形成装置の構成例を示すブロック図である。

【図2】受信バッファ管理レジスタ群の構成例を模式的に示す図である。

【図3】ホストコンピュータと画像形成装置の間をセントロニクス・インターフェースを用いてデータ転送する一般的なタイミングを示す図である。

【図4】タイミング・テーブルの構成例を模式的に示す図である。

【図5】受信バッファ103の構成例を模式的に示す図である。

【図6】一般的な構成の受信バッファ内に受信データが存在する状態を模式的に示す図である。

【図7】受信バッファが満たされ、画像形成装置がホストコンピュータにデータの受信停止を通知する様子を模式的に示す図である。

【図8】セントロニクス・インターフェースのデータ転送速度の切替処理を模式的に示す図である。

【図9】本実施の形態における受信バッファの構成例を模式的に示す図である。

【図10】画像形成装置におけるデータ解析量の時間変化の一例を模式的に示す図である。

【図11】従来例におけるデータ転送量の時間変化（a）と、空きブロック数の時間変化（b）を示す図である。

【図12】本実施の形態におけるデータ転送量の時間変化（a）と、空きブロック数の時間変化（b）を示す図である。

【図13】制御部110のメモリ110aに格納された制御プログラムによる処理の流れを示す図である。

【図14】ステップS1306において起動されるデータ受信タスクにおける処理例を示すフローチャートである。

【図15】ステップS1403の1ブロック受信処理の一例を示すフローチャートである。

【図16】ステップS1307において起動されるコマンド解析タスクにおける処理例を示すフローチャートである。


【図17】タイミング設定コマンドの一例を模式的に示す図である。

【図18】コマンド解析処理（ステップS1605）において解析されたコマンドがタイミング設定コマンドである場合に実行されるタイミング設定タスクの一例を示すフローチャートである。


(11)

特開平9-212335


【図1】




【図2】



【図3】




【図4】




(12)

特開平9-212335


【図5】




【図13】




【図6】



【図7】




【図8】




(13)

特開平9-212885


【図9】




【図10】




【図11】




【図12】




(b)



(b)




【図17】




(14)

特開平9-212335


【図14】



【図15】



【図18】



(15)

特開平9-212335

【図16】

